Awano Lab.

慶應義塾大学理工学部電子工学科

著書、学術論文等の名称単著、共著の別発行又は発表の年月発行所、発表雑誌等又は発表学会等の名称概要
(著書)
1.「有機エレクトロニクス・フォトニクス材料とデバイス-21世紀情報産業の新たな展開をめざして-」共著2003年 9月(株)シーエムシー出版長村 利彦(九州大学)監修。有機エレクトロニクス・フォトニクス材料とデバイスを扱った専門家向けの書籍で、その中で「第2章電子材料 4.カーボンナノチューブ」を執筆
2.「カーボンナノチューブの基礎と応用」共著2004年 3月培風館斎藤理一郎(東北大学)、篠原久典(名古屋大学)編.カーボンナノチューブの基礎から応用まで幅広い範囲を扱った教科書で、その中で「16.カーボンナノチューブの配線技術」を執筆
3. 「ナノカーボンの新展開―世界に挑む日本の先端技術 (化学フロンティア) 」共著2005年 10月化学同人篠原 久典(名古屋大学)編.

カーボンナノチューブの応用技術を中心に書かれた専門家向けの書籍で、その中で「カーボンナノチューブのエレクトロニクス」を執筆
4.「ナノカーボンハンドブック」共著2007年 7月(株)エヌ・ティー・エス遠藤守信(信州大学)、飯島澄男(名城大学/産業技術総合研究所/NEC)監修。カーボンナノチューブやフラーレンなど、ナノカーボンを扱った初のハンドブック。その中で「2項 電子素子分野への応用 」の「 1.エレクトロニクス応用の現状と展望と新しいナノデバイスシステムの創成 」、「5.LSI配線用多層CNTの開発」、「 7.多層CNTによるLSIビア配線技術の開発」を執筆
(学術誌論文)
1.Monte Carlo particle simulation of GaAs submicron n+-i-n+ diode共著1982年 2月Electronics Letters, Vol. 18-3, p. 133-135Y. Awano, K. Tomizawa,N. Hashizume and M. Kawashima

バリスティック伝導が生じると期待される、微細半導体内の輸送現象の解析に。世界で初めてモンテカルロシミュレーション法を適用した論文。対象は不純物プロファイルだけを変化させたn+-i-n+構造で電極構造まで含めたモデルとなっている。ガリウム砒素内でのバリスティック伝導の度合いについて定量的議論を行っている。
2.Monte Carlo simulation of submicron GaAs n/+/-i/n/-n/+/ diode共著1982年 8月IEE Proceedings, Part I - Solid-State and Electron Devices, Vol. 129, pt. I, no. 4, pp. 131-136K. Tomizawa, N. Hashizume, M. Kawashima, and Y. Awano,

バリスティック伝導に関する1次元モンテカルロシミュレーションで、アクティブ層にドーピングを施したn+-n-n+構造を適用。不純物散乱や、空間電荷分布などの特徴を初めて示した。
3.Monte Carlo simulation of GaAs submicron n+-n-n+ diode with GaAlAs heterojunction cathode共著1982年 12月Electronics Letters, Vol. 18, 25-26, pp. 1067-1069K. Tomizawa, Y. Awano, N. Hashizume, M. Kawashima and M. Suzuki

バリスティック伝導を示すGaAsサブミクロンダイオードに於いて、注入側にヘテロ接合をつけることで高速電子注入を行える構造にしたデバイスの解析。
4. Monte Carlo particle simulation of a GaAs short-channel MESFET共著1983年 1月Electronics Letters, Vol. 19-1, p. 20-21Y. Awano, K. Tomizawa,N. Hashizume and M. Kawashima

バリスティック伝導を示すGaAsサブミクロンFETの動作に関する2次元モンテカルロシミュレーション。モンテカルロ法を使うことで、チャネル内でのバリスティック伝導の様子や散乱現象の影響などを世界で初めて示したもの。
5.Simulation of GaAs submicron FET with hot-electron injection structure共著1983年 8月Electronics Letters, Vol. 19, 17, pp. 697-698K. Tomizawa, Y. Awano, N. Hashizume and M. Kawashima

バリスティック伝導を示すGaAs FETのソース側に、ホットエレクトロン電子を注入するためのヘテロ接合ソース領域を設けた場合のトランジスタ内での電子速度分布などに関する解析
6. Principles of operation of short-channel gallium arsenide field-effect transistor determined by Monte Carlo method共著1984年 4月IEEE Transactions on Electron Devices,, ED-31, 4, pp. 448- 452Y. Awano, K. Tomizawa and N. Hashizume,

モンテカルロシミュレーションにより電子輸送を解析し、電子がバリスティックに近い伝導を示す場合のFETのデバイス物理に関する論文。その後のFET微細化のガイドラインとなる基本的な内容を含んでいる。
7. Monte Carlo simulation of AlGaAs/GaAs heterojunction bipolar transistors共著1984年 9月IEEE Electron Device Letters, 5, 9, pp.362- 364K. Tomizawa, Y. Awano, and N. Hashizume,

高速・高周波・高出力トランジスタとして有力視されていたヘテロ接合バイポーラトランジスタの初のモンテカルロシミュレーションによる動作解析に関するもの
8. Simulation of near ballistic electron transport in a submicron GaAs diode with AlxGa1−xAs/GaAs heterojunction cathode,共著1985年 2月IEE proceedings. Part I. Solid-state and electron devices, Vol. 132, no1, pp. 37-41K. Tomizawa, Y. Awano, N. Hashizume and M. Kawashima

ホットエレクトロン注入構造を持つGaAsサブミクロンダイオードでの電子伝導解明に関する論文。電流連続の要件から、構造的に高速電子を生み出す構造では、その場所の電荷濃度の低下を生み、DC電流としてはあまり伸びないが、高周波性能は上がることが期待できることを示した。
9. Performance of a quarter- micrometer-gate ballistic electron HEMT共著1987年 10月IEEE Electron Device Letters, Vol. 8-10, pp. 451- 453Y. Awano, M. Kosugi, T. Mimura and M. Abe

ゲート長を0.25μmまで微細化したHEMTに関するモンテカルロシミュレーションと電子線描画による実験に関する論文。MESFETに比べてHEMT方がショートチャネル効果に強いことを初めて示した論文。当時HEMTの高性能化を低温化で進めるか微細化で進めるか議論があったが、この論文を境に、微細化研究が加速化されることになった。
10. New transverse-domain formation mechanism in aquarter- micrometre- gate HEMT単著1988年 10月Electronics Letters, Vol. 24, 21, pp.1315- 1317Y. Awano

モンテカルロデバイスシミュレーションからGaAsのバルクで見られるGunnドメインとは構造の異なる新しい空間電荷ドメインがHEMT内で発生することを見出した論文
11. Short-channel effects in subquarter-micrometer-gate HEMTs:simulation and experiment共著1989年 10月IEEE Transactions on Electron Devices, Vol. 36, No. 10, pp. 2260-2266Y. Awano, M. Kosugi, K. Kosemura, T. Mimura and M. Abe

微細HEMTの実験とシミュレーションの両面から、その高速性能を実証した論文。微細化ではチャネル厚さも同時にスケーリングすることが重要であることを初めて示したもので「チャネルの縦横比~5」のデザインルールはその後のHEMTの実用化まで守られた。
12. Longitudinal optical phonon relaxation in a GaAs/AlGaAs triple barrier tunnel diode at strong perpendicular magnetic fields共著1996年 9月Appl. Phys. Lett. 69, 1596C. Wirner, Y. Awano, T. Mori, and N. Yokoyama, T. Nakagawa, H. Bando and S. Muto

GaAs/AlGaAsヘテロ接合による3重バリア構造で、ヘテロ接合と垂直磁場を印加することによって2次元電子ガスがさらに量子化されて0次元電子(量子ドット)間の共鳴トンネル現象が見られた。光学フォノン散乱を伴うことで共鳴条件が満たされるケースも実験で得られた。
13. InGaAs/GaAs Tetrahedral-Shaped Recess Quantum Dot (TSR-QD)Technology共著1996年11月IEICE transactions on electronics, Vol.E79-C, No.11, pp. 1557-1561Y. Awano, Y. Sakuma, Y. Sugiyama, T. Sekiguchi, S. Muto an1997d N. Yokoyama

GaAs(111)B基板を異方性エッチングすることでできる正四面体溝にInGaAsをMOCVD成長すると、自己組織的にIn組成の多い電子閉じ込め領域(量子ドット)が溝の底に形成できる。ここではオリジナルな自己組織的ドット形成技術とその物性について述べている。
14. Narrow Photoluminescence Line Width of Closely Stacked InAs Self-Assembled Quantum Dot Structures共著1997年 2月Jpn. J. Appl. Phys, 36, pp. L158-L161Y. Sugiyama, Y. Nakata, T. Futatsugi, M. Sugawara, Y. Awano and N. Yokoyama

GaAs上のInAs成長では、SKモードと呼ばれる結晶成長モードによって、InAs量子ドットが形成される。またGaAs/InAsの積層では、量子ドットが歪などの影響によって縦につながることを明らかにした。
15. Phonon bottleneck effects in an InGaAs/InAlAs triple barrier tunnelling diode at high magnetic fields共著1997年 5月Semicond. Sci. Technol,. 12, pp. 998-1002C. Wirner, Y. Awano, N. Yokoyama, M. Ohno, N. Miura, T. Nakagawa and H. Bando

InGaAs/InAlASの三重トンネル構造に強磁場を印加することで、2次元電子ガスをゼロ次元の量子ドットに変化させ、ドット間の共鳴トンネル現象について調べている。。量子ドットでは特有の現象としてフォノンボトルネック効果を観測した。
16. Observation of spectral hole burning in photocurrent spectrum of InAs self-assembled quantum dots embedded in PIN diode共著1997年 9月Electronics Letters, 33, 19, pp. 1655-1657Y. Sugiyama, Y. Nakata, S. Muto, N. Horiguchi, T. Futatsugi, Y. Awano and N.    Yokoyama

InAs量子ドットは自己組織的に形成されることからサイズに若干のバラツキがある。それを利用し、光電流スペクトルにホールバーニング現象が観測できることを実験的に示した。これは共同研究中の北大武藤教授によるメモリの提案の実験的な実証になる。
17. Phonon Assisted Tunneling and Peak-to-Valley Ratio in a Magnetically Confined Quasi Zero Dimensional InGaAs/InAlAs Resonant Tunneling Diode共著1997年 10月Jpn. J. Appl. Phys., 36, pp. 1958-1960C. Wirner, Y. Awano, T. Futatsugi, N. Yokoyama, T. Nakagawa, H. Bando, S. Muto, M. Ohno and N. Miura

InGaAs/InAlAsの共鳴トンネル構造に磁場を印加して0次元電子同士にすることで、負性抵抗の電流のピークとバレー比が大きくなるが、フォノンが関与して共鳴トンネル条件満たされる場合に電流が流れるが、それがバレー電流の中に観測された。
18. Anisotropic Hole Velocity Overshoot in GaAs and Si共著1997年 11月Physica Status Solidi (B), Applied Research, vol. 204, Issue 1, pp.545-547Y. Tagawa, Y. Awano, N. Yokoyama

GaAsやSiはその結晶の異方性から、電子やホールの速度オーバーシュート効果にも方位依存性があることを、タイトバインディングバンドモデルとモンテカルロ法を組み合わせたシミュレーションから、世界で初めて予測した論文。この後しばらくして、他社ではあるがSiMOSで面方位を変えることによってFET特性を向上させるという研究が行われることになる。
19. Cathodo- luminescence study of InGaAs/GaAs quantum dot structures formed on the tetrahedral-shaped recesses on GaAs (111)B substrates共著1998年 1月J. Appl. Phys. 83, 4944T. Sekiguchi, Y. Sakuma, Y. Awano and N. Yokoyama

正四面体溝(TSR)に形成した量子ドットの磁場印加カソードルミネッセンス特性に関する論文。励起強度が高くなると基底量子状態が埋まり、次に高いエネルギー準位に電子が入るなどのステートフィリング現象が観測された。
20. 0.1 µm-Gate InGaP/InGaAs HEMT Technology for Millimeter-Wave Applications共著1998年 6月IEICE Transactions on Electronics, Vol.E81-C, No.6, pp.876-881N. Harada, T. Saito, H. Oikawa, Y. Ohashi, Y. Awano, M. Abe, K. Hikosaka

ミリ波応用のためのInGaP/InGaAs HEMTに関するもの。
21. Magneto-photoluminescence study of quantum dots formed on tetrahedral-shaped recesses共著1998年 11月Solid-State Electronics, Vol. 42, 7-8, pp. 1341-1347Y. Sakuma, Y. Awano, T. Futatsugi, N. Yokoyama, K. Uchida and N. Miura

正四面体溝(TSR)に形成した量子ドットの磁場印加フォトルミネッセンス特性に関する論文。磁場の方向依存性を見ることでInの空間的な組成変調による電子の閉じ込めポテンシャルの大きさを示した。
22. InGaAs quantum dots formed in tetrahedral-shaped recesses on GaAs (111)B grown by metalorganic chemical vapor deposition共著1999年 5月Journal of Electronic Materials archive, 28-5, pp. 466–480Y. Sakuma, M. Shima, Y. Awano, Y. Sugiyama, T. Futatsugi, N. Yokoyama, K. Uchida, N. Miura and T. Sekiguchi

オリジナルな自己組織化量子ドット技術であるTSR量子ドットに関するMOCVD成長、およびその電子物性を明らかにするために行った一連の評価結果をまとめた論文
23. A 77 K analog monolithic HEMT amplifier for high-speed Josephson-semiconductor interface circuit1999年 8月Solid-State Electronics, 43, 8, pp. 1513-1518N. Harada, Y. Awano, K. Hikosaka and N. Yokoyama

極低温動作のジョセフソン回路と室温動作のSi集積回路を結びつけるシステムにおいて、中間的な77Kの低温領域動作するHEMT増幅回路を中間に挟むことによって信号増幅を行うというコンセプトの元で設計したHEMTアナログアンプに関する論文
24. First-principles study on the origin of band-gap reduction in Si-lattice matched Si1-x-yGexCy共著1999年 12月Phys. Rev. B 60, 15515 - 15518M. Ohfuti, Y. Awano, and N. Yokoyama

第一原理分子動力学計算によるSi基板に格子整合するSiGeCについて、Cの組成によってバンドギャップが低下することを見出した論文。
25. Influence of non-linear effects on very short pMOSFET device performances共著1999年 12月Physica B: Condensed Matter, 272, 1-4, pp. 572-574P. Houlet, Y. Awano and N. Yokoyama

モンテカルロシミュレーションによる短ゲートp型MOSFETでの非線形効果に関する論文。電子速度に飽和速度をを仮定し、その値が電流-電圧特性にどの程度関係しているかを明らかにしたもの。
26. A multi-gigahertz Josephson-semiconductor interface circuit using 77-K differential monolithic HEMT amplifier and 4.2-K JJ high-voltage driver for superconductor共著2000年 1月IEEE Journal of Solid-State Circuits, SSC-35, 1, pp. 66-73N. Harada, A. Watanabe, Y. Awano, K. Hikosaka and N. Yokoyama

4.2K動作のジョセフソン回路の高速信号を300K動作のSi集積回路を結びつけるシステムにおいて、中間的な77Kの低温領域動作するHEMT回路に関する論文で、HEMTの差動増幅回路とJJの高電圧ドライバー回路特性を示した。
27. Random telegraph signals of tetrahedral-shaped recess field-effect transistor memory cell with a hole-trapping floating quantum dot gate共著2000年 5月Appl. Phys. Lett. 77, 441M. Shima, Y. Sakuma, Y. Awano, and N. Yokoyama

正四面体溝(TSR)量子ドットをフローティングゲートとする単一量子ドットメモリを試作し、電流シグナルにランダムテレグラフシグナル(RTS)の観測に成功した。またこのRTSはTSR量子ドットゲートへの正孔のトラップによるものであることを明らかにした。量子ドットに電荷が出入りする現象をRTSで観測するという新しい評価法を提案した。
28. Hole burning spectroscopy of InAs self-assembled quantum dots for memory application,共著2000年 5月Physica E: Low- dimensional Systems and Nanostructures, 7, 3-4, pp. 503-507Y. Sugiyama, Y. Nakata, S. Muto, Y. Awano and N. Yokoyama

PINダイオード内に作った多数のInAs量子ドットのサイズばらつきを応用したホールバーニングメモリで、2種類の励起波長の光に対して、スペクトル上に異なる2つの波長のところに吸収のホールを形成することに成功した論文。
29. Conical potential model for InGaAs/GaAs quantum dots formed in tetrahedral-shaped recesses共著2000年 9月J. Appl. Phys. 88, pp. 4745A. Endoh, Y. Sakuma, M. Takatsu, Y. Awano, and N. Yokoyama

正四面体溝(TSR)量子ドットの構造とエネルギー準位の関係を調べるため、コーン型の構造を仮定し、エネルギー固有状態を求めた。フォトルミネッセンスのピークのIn濃度依存性や、磁場によるエネルギー準位のシフトなど実験を解釈できる理論を構築した。
30. Tetrahedral- shaped recess (111)A facet channel AlGaAs/InGaAs heterojunction field-effect transistor with an InGaAs floating quantumdot gate共著2000年 11月IEEE Transactions on Electron Devices, ED-47, 11, pp.2054-2060M. Shima, Y. Sakuma, T. Futatsugi, Y. Awano and N. Yokoyama

正四面体溝(TSR)量子ドットをフローティングゲートとするトランジスタで120Kの温度でのメモリ動作の観測に成功した。自己組織化技術で作られた単一の量子ドットを用いるメモリ動作として初めてのもの。
31. Optical control of charge number in single floating quantum-dot gate in field-effect transistor structure共著2001年 3月Appl. Phys. Lett. 78, pp. 1930-32M. Shima, Y. Sakuma, Y. Sugiyama, Y. Awano, and N. Yokoyama

正四面体溝(TSR)量子ドット1個をフローティングゲートとするトランジスタで、77Kの温度で光パルスによって量子ドットへの正孔1個づつの蓄積動作に初めて成功した。
32. Single-Electron Transistor with Ultra-High Coulomb Energy of 5000 K Using Position Controlled Grown Carbon Nanotube as Channel共著2003年 4月Jpn. J. Appl. Phys., 42, pp. 2415-2418K. Matsumoto, S. Kinoshita, Y. Gotoh, K. Kurachi, T. Kamimura, M. Maeda, K. Sakamoto, M. Kuwahara, N. Atoda and Y. Awano

CNTをチャネルとして用いた室温動作単一電子トランジスタに関する世界初の論文。クーロンエネルギーは5000Kに達することから室温動作が十分できることを示した。なおアイランドはCNTの中に部分的に複数個できていると解釈している。
33. Direct Diameter-Controlled Growth of Multiwall Carbon Nanotubes on Nickel-Silicide Layer共著2003年 6月Jpn. J. Appl. Phys., 42, pp. L721-L723M. Nihei, A. Kawabata and Y. Awano

CNTの成長に必要な触媒金属として、SiMOSFETのソース、ドレイン電極に用いられるNiシリサイドを用いた世界初の論文。将来的にFETの電極に直接CNTをプラグとして用いることが可能であることを示した。
34. Vertically aligned peapod formation of position-controlled multi-walled carbon nanotubes (MWNTs),” Superlattices and Microstructures共著2003年 9月Superlattices and Microstructures, 34, 3-6, pp. 389-394D. Kondo, A. Kawabata, M. Horibe, M. Nihei and Y. Awano

基板に垂直に配向して成長した多層カーボンナノチューブ(MWNT)の先端を開き、チューブ内の中空部分にフラーレンC60やモリブデン酸化物などを詰める、ピーポッド構造の作製プロセスを開発した内容の論文
35. Growth of diameter-controlled carbon nanotubes using monodisperse nickel nanoparticles obtained with a differential mobility analyzer共著2003年 12月Chemical Physics Letters, 382, 3-4, pp. 361-366S. Sato, A. Kawabata, M. Nihei and Y. Awano

カーボンナノチューブ(CNT)の直径制御に関する論文。汚染を考慮したオールドライプロセスで触媒金属ナノ微粒子を作製・直径制御し、そこからCNTを形成させることでCNTの直径制御に成功したという内容。ドライプロセスで直径制御した世界初の論文
36. Patterned Carbon Nanotube Films Formed by Surface Decomposition of SiC Wafers共著2003年 12月Jpn. J. Appl. Phys. 42, pp. L1486-L1488M. Kusunoki, T. Suzuki, C. Honjo, C. Fisher, T. Hirayama, M. Nihei and Y. Awano

SiC基板の表面の再構成から高温でCNTを合成する方法において、所望の場所にCNTを合成するためのマスクとしてSiN膜が有効であることを示した論文。この論文ですでに、SiNマスクが途中で失われた場合にグラファイト膜が形成されることも示している。
37. Simultaneous Formation of Multiwall Carbon Nanotubes and their End-Bonded Ohmic Contacts to Ti Electrodes for Future ULSI Interconnects共著2004年 4月Jpn. J. Appl. Phys. 43, pp. 1856-1859M. Nihei, M. Horibe, A. Kawabata and Y. Awano

CNTの端面への低抵抗コンタクトとしてTiコンタクト層が有効であることを示した論文。
38. 「カーボンナノチューブの電子デバイス応用」単著2004年 9月Oyo Butsuri, Vol.73, No.9, pp. 1212-1215Y. Awano

第27回(2005年度)応用物理学会 解説論文賞受賞

CNTの電子デバイス応用に関して、配線や放熱応用、単電子トランジスタ応用など、自身のオリジナルな研究に関して述べた招待論文(査読有)。
39. Mechanical Polishing Technique for Carbon Nanotube Interconnects in ULSIs共著2004年 9月Jpn. J. Appl. Phys., 43, pp. 6499-6502M. Horibe, M. Nihei, D. Kondo, A. Kawabata and Y. Awano

多層CNT(MWNT)を用いたLSI配線応用を想定し、MWNTの機械的研磨による平坦化技術を開発した世界初の論文。
40. Influence of Growth Mode of Carbon Nanotubes on Physical Properties for Multiwalled Carbon Nanotube Films Grown by Catalystic Chemical Vapor Deposition共著2004年 10月Jpn. J. Appl. Phys., 43, pp. 7337-7341M. Horibe, M. Nihei, D. Kondo, A. Kawabata and Y. Awano

MWNTのCVDによる成長モードの違いによる特性の違いについて明らかにした論文。成長後に触媒金属微粒子が根元に残る場合と先端に押し上げられる場合について、それぞれコンタクト抵抗、基板との密着性、熱伝導特性について比較したもの。
41. Carbon nanotube growth from titanium–cobalt bimetallic particles as a catalyst共著2005年 1月Chemical Physics Letters, Volume 402, 1-3, pp. 149-154S. Sato, A. Kawabata, D. Kondo, M. Nihei and Y. Awano

CNTのCVD成長のための触媒金属微粒子として2元系のTiCo微粒を用い、Tiの成長に対する役割について検討した論文。550℃で低温成長し、Ti組成の最適値が存在することをつきとめた論文。
42. Electrical Properties of Carbon Nanotube Bundles for Future Via Interconnects共著2005年 4月Jpn. J. Appl. Phys., 44, pp. 1626-1628M. Nihei, A. Kawabata, D. Kondo, M. Horibe, S. Sato and Y. Awano

450℃の低温成長でCVD成長した多層CNT、Co触媒、Tiコンタクト層、Taバリア層など各種新技術を集約して配線ビアを試作評価した結果をまとめた論文。ビア抵抗5Ω、電流密度耐性2E6A/cm2で100時間を達成。
43. Low-temperature synthesis of single-walled carbon nanotubes with a narrow diameter distribution using size-classified catalyst nanoparticles共著2006年 5月Chemical Physics Letters, 422, 4-6, pp. 481-487D. Kondo, S. Sato and Y. Awano

多層CNTの直径制御の際に用いた手法を、さらに小さな直径の触媒ナノ微粒子に拡張し、単層CNTの直径制御合成に成功した論文。成長温度は590℃と単層CNTとしては極めて低い。またCNT直径分布も極めて狭く、かつ品質も高い。
44. Diameter-Controlled Growth of Multi-Walled Carbon Nanotubes by Hot-Filament Chemical Vapor Deposition with Ferritin as a Catalyst on a Silicon Substrate共著2005年 7月Jpn. J. Appl. Phys., 44, pp. 5292-5295D. Kondo, S. Sato, A. Kawabata and Y. Awano

多層CNTの直径制御のための成長触媒として、大きさの決まった鉄分子を含むバイオ物質であるフェリチンを触媒に使用。特別なポーラス構造を用いなくてもフェリチン同士の凝集を起こすことなくCNT直径制御ができることを示した論文
45. Carbon Nanotube Growth Technologies Using Tantalum Barrier Layer for Future ULSIs with Cu/Low-k Interconnect Processes共著2005年 7月Jpn. J. Appl. Phys., 44, pp. 5309-5312M. Horibe, M. Nihei, D. Kondo, A. Kawabata and Y. Awano

第29回(2007年度)応用物理学会 JJAP論文賞受賞

LSIのCu/low-k配線にCNTビアを適用する場合、Cuの拡散防止のため、CNTの成長触媒金属の下にTaのバリア層が必要であることをはじめて示した論文。またCNTビアの電流密度耐性(EM耐性)の強さを実験的に示した最初の論文。
46. Chemical Modification of Multiwalled Carbon Nanotubes by Vacuum Ultraviolet Irradiation Dry Process共著2006年 4月Jpn. J. Appl. Phys., 45, pp. 3573-3576K. Asano, D. Kondo, A. Kawabata, F. Takei, M. Nihei and Y. Awano

多層CNTの表面修飾技術として、空気と窒素雰囲気中でVUV光を当てることで、表面にカルボキシル基を高効率で修飾できることを示した論文。ドライプロセスでのCNTへの化学修飾は殆ど発表がない。
47. Carbon nanotube via interconnect technologies: size-classified catalyst nanoparticles and low-resistance ohmic contact formation共著2006年 11月Physica status solidi. A, Applications and materials science, Vol. 203, No 14, pp. 3611-3616Y. Awano, S. Sato, D. Kondo, M. Ohfuti, A. Kawabata, M. Nihei and N. Yokoyama

多層CNTの直径制御のため高スループットなインパクター方式による触媒金属ナノ微粒子の形成・直径制御・デポ装置技術について述べた論文。またCNTのビア抵抗として0.59Ω@2μmのWプラグと同程度の低抵抗を実現したもの。
48. Carbon Nanotube Technologies for LSI via Interconnects共著2006年 11月IEICE Transactions on Electronics, E89-C(11), pp. 1499-1503Y. Awano

CNTによる配線ビア技術の現状と今後の課題についてまとめた招待論文。最小ビア径40nmのCNTビアの形成と局所的ではあるが9E11/cm2の最高密度成長、横方向CNT成長についての内容を盛り込んだもの。
49. Anomalous Coulomb diamonds and power-law behavior sensitive to back-gate voltages in carbon nanoscale peapod quantum dots共著2007年 5月Phys. Rev. B 75, 205431J. Mizubayashi, J. /, I. Takesue, T. Okazaki, H. Shinohara, Y. Harada and Y. Awano

単層CNT(SWNT)内にC60を詰めたピーポット構造における、単電子クーロンダイヤモンド特性に関する論文。スピンシングレットの2重縮退準位の殻が順次詰まっていく様子を反映するかのような、(1:3)の繰り返しで出現する大小の面積のクーロンダイヤモンドが得られた。
50. Electron Beam Nanoprocessing of a Carbon Nanotube Film Using a Variable Pressure Scanning Electron Microscope共著2007年 5月Journal of Nano- science and Nano- technology, vol. 7, No. 5, pp. 2356- 2360(5)J. Niitsuma, T. Sekiguchi, Y. Xiao-Li and Y. Awano

SEM内での新規なCNT加工プロセスに関する論文。多数本のCNTからなるフィルムに対して、酸素、窒素ガス中で電子ビームを照射することにより、ガスイオンスパッタリングと化学変化が生じ、電子線が照射された幅120nmのCNTがエッチングされた。
51. Evaluation of Thermal Conductivity of a Multi-Walled Carbon Nanotube Using the ΔVgs Method共著2007年 5月Jpn. J. Appl. Phys., 46, pp. 3139-3143H. Shioya, T. Iwai1, D. Kondo, M. Nihei, and Y. Awano

多層CNTの熱伝導度を測定する方法として新しい⊿Vg法の適用を提案し、実際測定を行った世界初の論文。実用化された場合のヒートパイプに近い構造で直接測定可能であり、測定の結果、CNT1本換算で950W/mKの熱伝導率を得た。
52. 「カーボンナノチューブのLSIデバイスへの応用」単著2007年 10月Oyo Buturi, Vol.76, No.10, pp. 1112-1122Y. Awano

CNTのLSIデバイスへの応用について、特にLSI配線、放熱、トランジスタ応用における材料技術からデバイス・プロセス技術の進展について述べた総合報告(招待論文、査読有)。
53. Low temperature grown carbon nanotube interconnects using inner shells by chemical mechanical polishing共著2007年 12月Appl. Phys. Lett. 91, 263101D. Yokoyama, T. Iwasaki, T. Yoshida, and H. Kawarada, S. Sato, T. Hyakushima, M. Nihei and Y. Awano

先端放電型ラジカルCVD法による390℃の低温CVDによるCNT成長とそのCNTを用いたビア配線試作に関する論文。400℃でアニールを施すことでビア抵抗が下がり、0.6Ω@2μmまで達成。
54. Atom-like behaviors and orbital-related Tomonaga–Luttinger liquids in carbon nano-peapod quantum dots共著2008年 1月Microelectronics Journal, Vol. 39, 2, pp. 222-227J. Mizubayashi, J. Haruyama, I. Takesue, T. Okazaki, H. Shinohara, Y. Harada and Y. Awano

単層CNT(SWNT)内にC60を詰めたカーボンナノピーポットの電気伝導特性に関する論文。電気伝導率のエネルギー依存性のべき乗則から、占有された2重縮退準位の朝永―ルッティンジャー液体を示唆する結果を得た。
55. Performance Estimation of Graphene Field-Effect Transistors Using Semiclassical Monte Carlo Simulation共著2008年 2月Applied Physics Express, Volume 1, Issue 2, pp. 024002N. Harada, M. Ohfuti and Y. Awano

単層および2層グラフェンを用いたFETに関する半古典的モンテカルロシミュレーションの論文。第一原理計算によって求めたバンド構造から、グラフェンに垂直電場を加えた際のバンド構造の変化を求め、それをモデル化した。グラフェン内の電子速度オーバーシュート効果の度合いや走行時間を概算し、ミリ波、サブミリ波で動作する高周波トランジスタ実現の可能性を示した。
56. High-Quality Carbon Nanotube Growth at Low Temperature by Pulse-Excited Remote Plasma Chemical Vapor Deposition共著2008年 3月Appl. Phys. Express 1, 034004Y. Yamazaki, N. Sakuma, M. Katagiri, M. Suzuki, T. Sakai, S. Sato, M. Nihei, and Y. Awano

パルス励起型リモートプラズマCVDによる高品質な多層CNTの400℃以下での低温成長に関する論文。品質はTEM観察を行い、98nm/分という高い成長レートが得られた。
57. Direction-Controlled Growth of Carbon Nanotubes共著2008年 4月Jpn. J. Appl. Phys., 47, pp. 1975-1977A. Kawabata, S. Sato, H. Shioya, T. Iwai, M. Nihei, D. Kondo, andY. Awano

多層CNT(MWNT)の束の方向制御方法として、ファンデアワールス力を使った新しい方法を発見した論文。MWNTとパターンとの間に働くこの力を利用し、MWNT束がパターン方向に曲がることを利用可能であることを世界で初めて示した。
58. Electrical Properties of Carbon Nanotubes Grown at a Low Temperature for Use as Interconnects共著2008年 4月Jpn. J. Appl. Phys., 47, pp. 1985-1990D. Yokoyama, T. Iwasaki, K. Ishimaru, S. Sato, T. Hyakushima, M. Nihei, Y. Awano and H. Kawarada

先端放電型ラジカルCVD法による390℃の低温CVDによるCNT成長とそのCNTを用いたビア配線試作に関する論文
59. Carbon Nanotube Vias Fabricated by Remote Plasma-Enhanced Chemical Vapor Deposition共著2008年 4月Jpn. J. Appl. Phys. 47, pp. 2024-2027M. Katagiri, N. Sakuma, M. Suzuki, T. Sakai, S. Sato, T. Hyakushima, M. Nihei, and Y. Awano

低温成長が期待されるリモートプラズマCVDによる多層CNTの低温成長に関する論文。400℃の成長温度を達成し、また430℃成長のCNTでビア配線を試作し電気的特性を評価も実施した。
60. “Self-organization of Novel Carbon Composite Structure: Graphene Multi-Layers Combined Perpendicularly with Aligned Carbon Nanotubes共著2008年 6月Applied Physics Express, Volume 1, Issue 7, pp. 074003D. Kondo, S. Sato and Y. Awano,

多層グラフェンと多層CNTが結合した複合構造体を発見したという論文。比較的厚い膜触媒からグラフェンの析出があり、その後に多層CNTの基板からの垂直成長が生じたもの。電子顕微鏡観察から2次元的なグラフェンと1次元的なCNTの結合が見られている。合成温度も510℃と低く、グラフェンの低温成長としても今後の発展性が期待される。
61. Low-Temperature Growth of Multiwalled Carbon Nanotubes by Surface-Wave Plasma -Enhanced Chemical Vapor Deposition Using Catalyst Nanoparticles共著2009年9月Japanese Journal Applied Physics, 48//090205
62. Fabrication of carbon nanotube via interconnect at low temperature and its robustness over a high density current共著2009年9月Sensors and Materials, 21/7/373
63. Low-temperature synthesis of high-quality carbon nanotubes by graphite antenna CVD in hydrogen-free atmosphere共著2010年3月Carbon, 48/3/825
64. Synthesis of a closely packed carbon nanotube forest by a multi-step growth method using plasma-based chemical vapor deposition共著2010年3月Applied Physics Express, 3//1.034004
1. Performance and principle of operation of GaAs ballistic FET共著1983年 12月Technical Digest  IEEE/ International Electron Devices Meeting (IEDM ), 1983, Vol. 29, pp. 617- 620Y. Awano, K. Tomizawa, N. Hashizume, M. Kawashima andT. Kanayama

モンテカルロシミュレーションによるGaAs サブミクロンMESFETのバリスティック伝導と動作機構に関する論文。バリスティック伝導の場合、DC的にはオン電流に温度依存性が小さいこと、基板電流がピンチオフ特性に大きな影響があることなど、バリスティック伝導になってからのFETの動作機構に関する重要なポイントを網羅している。
2. “A high-speed 1K x 4-bit static RAM using 0.5-um-gate HEMT共著1987年 11月Technical Digest of GaAs IC Symp., pp. 177-180S. Notomi, Y. Awano, M. Kosugi, T. Nagata, K. Kosemura, M. Ono,. N. Kobayashi, H. Ishiwari, K. Odani, T. Mimura and M. Abe

0.5μmゲートHEMTを用いた4K SRAMの論文。アドレスアクセス時間0.5nsは世界最速のメモリとして、記録を保持していた。電子線露光とドライエッチングを用いてゲート微細加工を行った。素子構造はシミュレーションで得られた設計指針を反映させたことで、ショートチャネル効果の殆どない素子特性が実現されている。
3. Monte Carlo study of electron and hole transport for high speed and low-power sub-0.1 μm GaAs circuits共著1995年 8月Proceedings IEEE/Cornell Conference on Advanced Concepts in High Speed Semiconductor Devices and Circuits, 1995, 7-9, pp. 408-414Y. Awano, Y. Tagawa and M. Shima

サブ0.1μmのGaAsデバイスのモンテカルロシミュレーションに関する論文。正孔のモデルとしてheavy-hole, light-hole, split-off holeの3つのバンドについて異方性を含めて考慮し、より精度の高い散乱確率を求めるモデルを考案した。
4. Electron dynamics and device physics of short-channel HEMTs: transverse-domain formation, velocity overshoot, and short-channel effects共著1989年 8月Proceedings IEEE/Cornell Conference on Advanced Concepts in High Speed Semiconductor Devices and Circuits, 1989., pp. 46-55Y. Awano, M. Kosugi, S. Kuroda, T. Mimura and M. Abe

ショートチャネルHEMTのデバイス物理に関するモンテカルロシミュレーションの論文。速度オーバーシュート効果を増強するチャネル幅変調構造、電圧ドロップの生じない空間電荷ドメインの発生、ショートチャネル効果を抑えるためのチャネル縦横比の設計ルールなどを発表した。
5. Electron transport through tetrahedral-shaped recess (TSR) stacked double quantum dot structures共著1997年 9月1997 IEEE/ International Symposium on Compound Semiconductors (ISCS), pp. 539-542M. Shima, Y. Sakuma, C. Wirner, T. Strutz, E. Taguchi, T. Futatsugi, Y. Awano and N. Yokoyama

GaAs(111)B基板に異方性エッチングによって作製した正四面体溝(TSR)内に2層バリア構造をMOCVD結晶成長で作製、溝底に2つの縦に並んだ量子ドット構造の作製に成功した。その2つの0時限電子ガス(量子ドット)間の共鳴トンネル現象などを評価した論文。
6. First-principle total energy calculations of atomic and electronic structures of Si1-x-yGexCy共著1998年 10年1998 IEEE/ International Symposium on Compound Semiconductors (ISCS), pp. 325-330M. Ohfuti, M. Ikeda, Y. Awano, and N. Yokoyama

第一原理計算による、C組成の小さな範囲での緩和したSiGeCの原子および電子的構造に関する論文
7. Enhanced hole drift velocity in sub-0.1 μm Si devices caused byanisotropic velocity overshoot共著1998年 10月Extended Abstracts of Sixth International Workshop on Computational Electronics, (IWCE-6), pp. 206-209Y. Tagawa and Y. Awano

フルバンド構造を考慮したモンテカルロシミュレーション法によってサブミクロンSiデバイスにおける非定常の正孔輸送の異方性について解明した初めての論文。<100>方向の速度オーバーシュート現象が通常使われる<110>方向に比べて25%以上大きいことを理論的に予測したもの
8. Tetrahedral shaped recess channel HEMT with a floating quantm dot gate共著1998年 12月Technical Digest  IEEE/ International Electron Devices Meeting 1998 (IEDM 1998), pp. 437-440M. Shima, Y. Sakuma, T. Futatsugi, Y. Awano and N. Yokoyama,

77Kでトランジスタとメモリの両動作を示す世界初の単一量子ドットトランジスタに関する論文。正四面体溝上に形成したHEMT構造によって、溝中心に自己組織的にIn組成の高いInGaAs量子ドットが形成される。この量子ドットに入る電荷数変化はHEMTの高コンダクタンスチャネルで増幅される構造をもつ。
9. First-principle Study of electronic Properties in Si Lattice matched SiGeC Alloy with a Low C共著1999年 9月1999 International on Solid State Devices and Materials (SSDM)M Ohfuti, Y Awano and Yokoyama

第一原理分子動力学計算によるSi基板に格子整合するSiGeCのバンドギャップ低下を予測した論文。
10. Design and demonstration of new operation mode multi-emitter resonant tunneling hot electron transistors for one-transistor-SRAM-cell and peripheral logic circuitry共著1999年 12月Technical Digest  IEEE/ International Electron Devices Meeting 1999 (IEDM 1999), pp. 219-222M. Takatsu, T. Adachihara, T. Mori, Y. Awano and N. Yokoyama

共鳴トンネル構造による高機能素子として、富士通オリジナルなマルチエミッタ共鳴トンネルホットエレクトロントランジスタを用いた1トランジスタSRAMセルとその周辺回路の設計と試作に関する論文
11.Optical modulation of stored charges in single floating quantum dot gate field-effect transistor memory cell共著2000年 10月IEEE/ International Symposium on Compound Semiconductors 2000 (ISCS2000), pp. 315-319M. Shima, Y. Sakuma, Y. Sugiyama, Y. Awano and N. Yokoyama

正四面体溝(TRS)量子ドットメモリの光応答に関する論文。単一量子ドット内に蓄積する電荷数を1個から光によって変化させることができる超高感度の光検出デバイスに関する内容。
12. Temperature Controlled RTS Noise from a Single InGaAs Quantum Dot共著2001年 9月Noise in Physical Systems and 1/f Fluctuations: ICNF 2001Y. Awano, M. Shima, Y, Sakuma, Y, Sugiyama, N. Yokoyama, M. Tacano

正四面体溝(TRS)量子ドットメモリの130K以下での動作確認とそこで現れるランダムテレグラフノイズ(RTN)に関する論文。RTNの解析から、単一正孔の量子ドットへの蓄積・放出過程を解析することができた。
13. Low Temperature Growth of Multi Walled Carbon Nanotubes by Hot-Filament Chemical Vapor Deposition method共著2003年 7月Fullerene, Nanotubes General Symposium, Vol. 25, pp. 145A. Kawabata, M. Nihei and Y. Awano,

510℃の熱フィラメントCVDによる多層CNT成長に関する論文。
14. “Molecular Dynamics Simulation on CVD Formation Process of Carbon Nanotubes with Catalytic Nano-Particles共著2004年 1月Fullerene, Nanotubes General Symposium, Vol. 26, pp. 9M. Ohfuti and Y. Awano

CNTのCVDによる形成過程に関する分子動力学シミュレーションに関する論文。触媒微粒子の温度とCNT形成の間に相関があることを見出したもの。
15. Carbon nanotube vias for future LSI interconnects共著2004年 6月IEEE/ International Interconnect Technology Conference (IITC) 2004, pp. 251- 253M. Nihei, M. Horibe, A. Kawabata and Y. Awano

約1000本のCNTを束ね、Cu配線の課題解決を狙うCNT縦配線(ビア)応用に関する論文。IITCはLSI配線に関して最も権威ある学会であり、そこでの初めてのCNT配線に関する発表となった。04年から08年まで連続で発表している(毎回10位以内で採択されている)。
16. Molecular Dynamics Simulations of Carbon Nanotube Nucleation from Catalyst Nanoparticles on Substrates共著2004年 7月Fullerene, Nanotubes General Symposium, Vol. 27, pp. 182M. Ohfuti and Y. Awano

CNTのCVDによる形成過程に関する分子動力学シミュレーションに関する論文。触媒微粒子の直径と成長したCNT直径とがほぼ一致するという結果から、CNTの直径制御方法を示した内容。
17. Ab-initio Molecular Dynamics Study on Effect of Hydrogen and Oxygen in Carbon Nanotube Growth共著2005年 7月Fullerene, Nanotubes General Symposium, Vol.29, pp. 87M. Ohfuti and Y. Awano

第一原理分子動力学によるカーボンナノチューブ成長過程における水素・酸素の効果に関する論文
18. Growth of Single-Walled Carbon Nanotubes with Diameter-Controlled Catalyst Nanoparticles by Chemical Vapor Deposition共著2005年 7月Fullerene, Nanotubes General Symposium, Vol.29, pp.17D. Kondo, S. Sato and Y. Awano

化学気相成長法による直径を制御した触媒微粒子からの単層カーボンナノチューブ成長に関する論文
19. Thermal and source bumps utilizing carbon nanotubes for flip-chip high power amplifiers共著2005年 12月Technical Digest IEEE/ International Electron Devices Meeting 2005 (IEDM 2005), pp. 257- 260T. Iwai, H. Shioya, D. Kondo, S. Hirose, A. Kawabata, S. Sato, M. Nihei, T.   Kikkawa, K. Joshin, Y. Awano and N. Yokoyama

CNTの実装・パッケージへ応用する世界初の論文。CNTの高アスペクト比構造と高熱伝導性を利用し、CNT束をフリップチップ実装の放熱バンプ兼ソースバンプに適用する。それによって従来のワイヤボンディングよりも低インダクタンス、従来の金バンプよりも微細で高効率放熱が可能となる。
20. Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells共著2005年 6月IEEE/ 2005 International Interconnect Technology Conference (IITC 2005), pp. 234-236M. Nihei, D. Kondo, A. Kawabata, S. Sato, H. Shioya, M. Sakaue, T. Iwai, M. Ohfuti and Y. Awano

多層CNTの内層伝導の関与によってCNT配線ビアの低抵抗化が図れることを示した論文。またCNT横配線のための、横方向CNT成長についても述べている。
21. Chemical Modification of Multi-walled Carbon Nanotubes (MWNTs) by Vacuum Ultra-violet (VUV) Irradiation Dry Process共著2006年 1月Fullerene, Nanotubes General Symposium, Vol.30, pp. 90K. Asano, D. Kondo, A. Kawabata, F. Takei, M. Nihei and Y. Awano

多層CNTの表面修飾技術として真空中でのVUV露光ドライプロセスに関する論文。
22. ”Novel approach to fabricating carbon nanotube via interconnects using size-controlled catalyst nanoparticles共著2006年 6月IEEE/ 2006 International Interconnect Technology Conference (IEEE/IITC 2006), pp. 230-232S. Sato, M. Nihei, A. Mimura, A. Kawabata, D. Kondo, H. Shioya, T. Iwai, M. Mishima, M. Ohfuti and Y. Awano

CNT配線ビア形成のため、CNTのCVD成長に触媒ナノ微粒子を適用したという論文。さらに高スループットで微粒子のサイズ選別が行えるインパクター装置の開発についても述べている。
23.Low resistance contact formation mechanism for carbon nanotube via determined by hard x-ray photoemission spectroscopy共著2006年 7月Fullerene, Nanotubes General Symposium, Vol.30, pp. 23D. Kondo, M. Nihei, S. Sato, A. Kawabata, E. Ikenaga, M. Kobata, J.-J. Kim, S. Ueda, K. Kobayashi, S.Komiya, Y. Awano

CNTへの低抵抗コンタクトに関する硬X線光放出分析に関する論文。TiCやTiN層が触媒金属と接するコンタクト層として存在している場合、低抵抗が得られるというSPring-8における評価結果をしめしたもの。
24. Half-centimeter long vertically aligned carbon nanotubes using optimized radical CVD conditions and study of CO2 effects共著2007年 1月Fullerene, Nanotubes General Symposium, Vol.32, pp. 70T. Iwasaki, T. Maki, T. Yoshida, T. Aikawa, T. Nozue, D. Kondo, A. Kawabata, S. Sato. M. Nihei, Y, Awano and H. Kawarada

ミリメートル級の縦配向した単層CNTのラジカルCVDに関する論文。成長中のCO2の効果についても論じている。
25. Radical chemical vapor deposition of vertically aligned CNTs at low temperatures using size-classified Co particles for LSI interconnects共著2007年 1月Fullerene, Nanotubes General Symposium, L1472A, Vol.32, pp. 42D. Yokoyama, T. Iwasaki, T. Yoshida, S. Sato, M. Nihei, Y, Awano and H. Kawarada

サイズ制御したCoナノ微粒子触媒を用いたラジカルCVD成長によるCNTの低温成長に関する論文。390℃での低温成長を行った。
26. Carbon Nanotube Growth by Remote Plasma CVD for Via Interconnects共著2007年 1月Fullerene, Nanotubes General Symposium, L1472A, Vol.32, pp. 44N. Sakuma, M. Katagiri, T. Sakai,     M. Suzuki, M. Nihei, S. Sato, T.   Hyakushima and Y. Awano,

430℃の低温プラズマCVD成長によるCNTビア配線に関する論文。
27. Electrical Properties of Carbon Nanotube Via Interconnects Fabricated by Novel Damascene Process共著2007年 6月IEEE 2007 International Interconnect Technology Conference (IEEE/IITC 2007), pp. 204-206M. Nihei, T. Hyakushima, S. Sato, T. Nozue, M. Norimatsu, M. Mishima, T. Murakami, D. Kondo, A. Kawabata, M. Ohfuti, and Y., Awano

ダマシンプロセスによるCNTビア配線形成プロセスに関する論文。高さの異なるビア抵抗の温度依存性から、60nm高さのビア内で電荷のバリスティック伝導の観測に成功。平均自由工程は80nmと見積もられた。
28. Carbon nanotube bumps for LSI interconnect共著2008年 6月58th Electronic Components and Technology Conference, 2008.(ECTC 2008), pp.1390-1394I. Soga, D. Kondo, Y. Yamaguchi, T. Iwai, M. Mizukoshi, Y. Awano, K. Yube, T. Fujii,

CNTのフリップチップバンプ応用に関する論文。多数本のCNT束を使うため、フレキシビリティがあり、フリップチップ実装の熱ストレスの緩和に利用できることを示した世界初の内容。
29. Robustness of CNT Via Interconnect Fabricated by Low Temperature Process over a High-Density Current共著2008年 6月IEEE 2008 International Interconnect Technology Conference (IEEE/IITC 2008), pp. 237-239A. Kawabata, S. Sato, T. Nozue, T. Hyakushima, M. Norimatsu, M. Mishima, T。Murakami, D. Kondo, K. Asano, M. Ohfuti, H. Kawarada, T. Sakai, M. Nihei and Y. Awano
30. Fabrication of 70-nm-diameter Carbon Nanotube Via Interconnects by Remote Plasma-Enhanced Chemical Vapor Deposition and Their Electrical Properties共著2009年 6月IEEE 2009 International Interconnect Technology Conference (IITC)
31. High Current Reliablility of Carbon Nanotube Via Interconnects

  • ·

  • ·


共著2009年 10月2009 International Conrerence on Solid State Devices and Materials(SSDM 2009)
32. Electric characterization of carbon nanotubes grown at low temperature by remote plasma chemical vapor deposition for LSI interconnects共著2009年 10月2009 International Conrerence on Solid State Devices and Materials(SSDM 2009)
33. Electric characterization of carbon nanotubes grown at low temperature by remote plasma chemical vapor deposition for LSI interconnects共著2009年 11月2009 MRS fall meeting
34. Synthesis of a closely packed CNT forest by a multi-step plasma CVD growth method共著2009年 11月2009 MRS fall meeting
35. CMP technique for CNT/SOD composite using ceria slurry.共著2009年 11月International Conference on Planarization/CMP Technology 2009
(その他)
<招待講演>
1. Carbon nanotube technologies for future ULSIs共著2003年 6月IEEE/ International Symposium on VLSI Technology, Systems, and Applications, 2003, pp. 40- 41Y. Awano and N. Yokoyama

CNTビア配線、とCNT-FET、SETに関する招待講演。
2. CNTのCVD成長と電子デバイスへの応用単著2003年 10月日本表面科学会 主催 第24回表面科学セミナー「カーボンナノ材料の基礎から応用まで」Y. Awano

CNTビア配線とCNT低温成長技術に関する招待講演
3. Carbon nanotube CVD-growth technology for future ULSI interconnects単著2004年 10月Digest of Papers 2004 International Microprocesses and Nanotechnology Conference, 2004, pp. 318- 319Y. Awano

CNTビア配線技術に関する招待講演
4. Carbon nanotube technologies for future ULSI via interconnects単著2005年 1月Proc. SPIE(Quantum sensing and nano photonic devices II), Vol. 5732, 37 (San Jose CA)Y. Awano

CNTビア配線技術に関する内容の招待講演
5. Carbon Nanotube Technologies : Via interconnects and molecular dynamic simulations単著2006年 4月Hong Kong – Japan Workshop on Carbon Related Nanostructures

Hong Kong University of Science and Technology
Y. Awano

CNTビア配線技術と分子動力学シミュレーションに関する招待講演
6. Electronics applications of Carbon nanotubes: Via interconnects and molecular dynamic simulations単著2006年 7月オルガテクノ2006併設「有機ビジネステクニカルセミナー」Y. Awano

CNTビア配線技術と分子動力学シミュレーションに関する招待講演
7. Carbon nanotube (CNT) via interconnect technologies: low temperature CVD growth and chemical mechanical planarization for vertically aligned CNTs単著2006年 10月International Conference on Planarization/CMP Technology (2006)

at the Crown Plaza Hotel in Foster City, CA, USA
Y. Awano

CNTビア配線技術、とりわけCMP平坦化に関する招待講演
8. Integration of Carbon Nanotubes into Via Structures単著2006年 9月Advanced Metallization Conference 2006 (AMC 2006)Y. Awano

CNTビア配線技術に関する招待講演
9. Carbon Nanotube (CNT) viaInterconnect Technologies単著2007年 3月Frontiers of Characterization and Metrology for Nanoelectronics, NIST, USAY. Awano

CNTビア配線技術に関する招待講演
10. Carbon Nanotube (CNT) via Interconnect Technologies単著2007年 4月The 3rd International Nanotechnology Conference (INC 3),

Brussels, Belgium,
Y. Awano

CNTビア配線技術に関する招待講演
11. Nanotube as Interconnects単著2007年 9月Diamond 2007

Berlin, Germany,
Y. Awano

CNTビア配線技術に関する招待講演
12. Carbon Nanotube LSI Via Interconnect Technologies単著2007年 12月MRS2007, Symposium II, II17.1,

Boston,
13. Carbon nanotube ULSI via interconnect technologies単著2008年 3月Fullerene, Nanotubes General SymposiumY. Awano

CNTビア配線技術に関する招待講演
14. Carbon nanotube technologies for LSI via interconnects単著2008年 4月WRA-LDSD, Nottingham,Y. Awano

CNTビア配線技術に関する招待講演
15. Carbon Nanotube Interconnect Technologies単著2008年 9月Nanotech Northern Europe, CopenhargenY. Awano

CNTビア配線技術に関する招待講演
16. Graphene for VLSI: FET and Interconnect Applications単著2009年 12月2009 IEEE International Electron Device Meeting (IEDM)
17.  High density carbon nanotubes and their applications for VLSI via interconnects単著2010年 3月XXIVth International Winterschool on Electronic Properties of Novel Materials
<特許>(国内)
1. バリスチツク・トランジスタ共著1985年 8月特開昭60-153169片岡照栄, 橋爪信郎, 冨澤一隆, 粟野祐二

バリスティックに電子が走行するトランジスタで、制御電極がチャネル内に埋め込まれたいわゆるパーミアブルベーストランジスタ(あるいは縦型トランジスタ)で、その制御電極の縦横の形状比が1以上であることを特長とするトランジスタ。高周波・高速縦型トランジスタのショートチャネル効果抑制を目的としたもの。
2. ヘテロ接合半導体装置単著1987年 9月特開昭62-211948半導体へテロ接合を用いるホットエレクトロントランジスタで、ベース領域に超格子構造を設けることにより、超格子が作るミニバンドおよびミニバンドギャップによる負性微分抵抗を有する新型トランジスタに関する特許。量子準位を用いる共鳴トンネルダイオードよりもエネルギー的に幅の広いミニバンドを用いることで、広い微分負性抵抗電圧が得られる特長をもつ。
3. 定電流半導体装置単著1988年 6月特開昭63-156366

特公平07-120807

特許第2117389号
化合物半導体の電流飽和特性を用いる定電流半導体装置で、半導体へテロ接合を用い、伝導帯の高い谷のエネルギー位置を選択することで、飽和電圧が制御できるようにしたことを特長とする新型定電流装置に関する特許
4. レベルシフト・ダイオード単著1988年 6月特開昭63-156367

特公平05-087153

特許第1882396号
ヘテロ接合を用いた新型レベルシフトダイオードに関する特許。ヘテロ接合する異種材料の電子親和力の違いがシフト量になる。
5. 半導体装置及びその製造方法共著1988年 9月特開昭63-232373粟野祐二, 浅井了

半導体中に櫛状に埋め込みゲート電極を持つ新型高周波高出力トランジスタに関する特許
6. 半導体装置共著1988年 9月特開昭63-232374粟野祐二, 浅井了

ヘテロ接合チャネル半導体中に櫛状に埋め込みゲート電極を持つ新型高周波高出力トランジスタに関する特許
7. 相補型半導体装置の製造方法単著1988年 12月特開昭63-311768GaAsのn型FETとGeのp型FETからなる新型相補型半導体装置回路に関する特許。
8. 超高周波トランジスタ共著1988年 1月特開昭63-012177

特公平03-011096

特許第1650550号
粟野祐二, 平地康剛, 彦坂康己

GaAs FETなど化合物系のFETで、エネルギーの高い位置にある伝導帯の谷への散乱が関与しないようにチャネルとドレイン領域の材料の組み合わせを規定した新型トランジスタに関する特許。高周波・高速特性をさらに高めることが可能な構造に関する特許
9. 電界効果半導体装置単著1989年 3月特開平01-057677

特許第002561095号
FETの基板側に電子が基板に注入され難くするための伝導帯のバリアが形成されていることを特長とする新型半導体装置に関する特許
10. 半導体装置単著1989年 7月特開平01-171269半金属材料をベースとした新型トランジスタに関する特許。電子のベース注入効率が金属ベーストランジスタよりも高く、かつベース抵抗が半導体ベースのバイポーラトランジスタやホットエレクトロントランジスタよりも低いことを特長としている。
11. 相補型半導体装置単著1989年 7月特開平01-179448

特許第002668373号
Siの同一基板上にpチャネルとなるGeチャネルと、nチャネルとなるSiチャネルが積層されていることを特長とする新型相補型トランジスタに関する基本特許。現在のSiGeやGeチャネルCMOSが研究されるより以前に出された特許。
12. 半導体装置及びその製造方法単著1989年 9月特開平01-238161縦型トランジスタの寄生容量成分を極力低減するための新型デバイス構造とその作製プロセスに関する特許
13. 半導体装置単著1989年 9月特開平01-241192半導体超格子によってできるミニバンドを用いた新型発光素子に関する基本特許。発光効率を高めるためのミニバンドによる電子の空間閉じ込めポテンシャル構造についても含まれている。
14. 半導体装置単著1992年 7月特開平04-188634

特許第003030785号
チャネル幅(ゲート幅)がソース領域近くで狭くノッチが入っていることで、その領域の電界が高くなり、キャリアの初期加速が促進される新型のゲート幅変調型高速トランジスタに関する基本特許
15. 高速度トランジスタ単著1990年 2月特開平02-039440半導体の結晶成長によるヘテロ接合と、異方性エッチングによる量子細線加工とを組み合わせることで作製される、多数本の量子細線チャネルを持つ新型トランジスタに関する特許
16. 半導体装置単著1990年 2月特開平02-037775

特許第002611358号
Siの同一基板上にpチャネルとなる真性SiGe層と、nチャネルとなる真性Si層が積層されていて、それぞれの所望のチャネル深さまでソースおよびドレイン領域を形成することで相補型トランジスタを作製することを特長とする新柄半導体装置に関する特許。現在のSiGeやGeチャネルCMOSが研究されるより以前に出された特許。
17. 半導体装置の製造方法共著1990年 7月特開平02-178934粟野祐二, 小杉眞人

選択エッチングを用いることで、FETのゲート電極付近まで低抵抗のソース、ドレイン領域を形成していることを特徴とするFETの製造方法に関する特許
18. 半導体装置共著1991年 2月特開平03-044038滝川正彦, 粟野祐二

高電子移動度トランジスタ(HEMT)において、チャネルとなるGaAs層と、キャリア供給層となる選択ドープInGaP層からなる新型トランジスタに関する特許
19. 半導体装置単著1991年 4月特開平03-083346HEMT構造において、ゲートにセルフアラインに高濃度低抵抗ソース、ドレイン層を設けるが、ドレイン側だけに関して、空間電荷ドメインの形成領域分だけ高濃度領域をオフセットさせることを特長とする新型FET構造に関する特許
20. 半導体装置の製造方法共著1991年 5月特開平03-109725粟野祐二, 小杉眞人

極めて接近した2つの金属パターンの形成方法に関する特許
21. 半導体装置の製造方法共著1991年 6月特開平03-136244伊藤裕志, 粟野祐二, 小杉眞人

配線ビアに関して、ビア直径を揃えることで無電界メッキによる金属埋め込みの均一性をたかめる製造方法金に関する特許
22. 半導体装置の製造方法共著1991年 8月特開平03-190136

第002897297号
廣瀬達哉, 伊藤裕志, 粟野祐二, 小杉眞人

無電界メッキ法を用いた微細配線パターン内への選択的な金属の埋め込みと平坦化技術に関する特許
23. 縦型半導体装置単著1991年 12月特開平03-290975埋め込みゲート電極とチャネル領域を、オフ基板上に結晶成長する分子数超格子によって作製することを特長として新型縦型トランジスタに関する特許
24. 半導体装置及びその製造方法単著1992年 2月特開平04-039942FETのチャネル領域を挟むように位置するソースおよびドレイン高濃度領域の厚さがチャネル領域の厚さ以下であることを特長とするショートチャネル効果に強い新構造FETに関する特許
25. 半導体装置単著1992年 8月特開平04-218929

特許第003113689号
チャネル中のキャリアを加速する構造を設けた新構造FETに関する特許。
26. 高速半導体装置及びその製造方法単著1992年 6月特開平04-170034FETのチャネル領域がノンドープ層の上に形成され、さらにチャネル領域を挟むように位置するソースおよびドレイン高濃度領域の厚さがチャネル領域の厚さ以下であることを特長とするショートチャネル効果に強い新構造FETに関する特許
27. 半導体装置単著1992年 7月特開平04-188634チャネル幅(ゲート幅)がソース領域近くで狭くなっていることで、その領域の電界が高くなり、キャリアの初期加速が促進される新型のゲート幅変調型高速トランジスタに関する特許
28. 半導体装置単著1992年 12月特開平04-354322エピタキシャルラテラルオーバーグロース法を複数回行うことで、基板転移の少ない半導体層を用いたデバイスに関する特許。
29. 半導体装置共著1993年 5月特開平05-114708粟野祐二, 清水紀嘉, 中村友二

熱放散が良好なSiGe基板上にp型SiGeチャネルとn型Siチャネルを有する新型相補型半導体装置に関する特許
30. 半導体装置とその製造方法単著1995年 10月特開平07-283402低温成長GaAs層をゲート絶縁層に用いることを特長とした化合物半導体MIS型FETに関する特許
31. 化合物半導体装置及びその製造方法単著1996年 3月特開平08-083889

特許第003442498号
低温成長GaAs層中にデバイスの活性領域を作ることで、サイドゲート効果やバックゲート効果を抑制した化合物半導体装置に関する特許
32. 半導体集積回路装置の製造方法単著1996年 4月特開平08-097409成長温度に依存して導電型が変化する半導体をゲート層に用い、局所加熱によってその導電型を変化させることでp型n型FETを作成する新しいFET製造法に関する特許
33. 半導体装置及びその製造方法共著1996年 7月特開平08-186249

特許第003368449号
粟野祐二, 前田毅

SiGe基板上に作製したp型SiGeチャネルとn型III-V族化合物半導体チャネルが積層されていることを特長とする相補型トランジスタに関する特許
34. 半導体装置及びその製造方法単著1997年 1月特開平09-022998V族元素が1-2%過剰に含まれるIII-V族化合物半導体層をゲート絶縁層として用いる新型FETに関する特許
35. 電界効果半導体装置及びその製造方法共著1997年 1月特開平09-027616

特許第003460104号
黒田滋, 粟野祐二

III-V族化合物半導体特有の表面空乏層の影響がチャネル領域に届かないよう、掘り込まれた溝にチャネルが設けられていることを特徴とする新型FETに関する特許
36. 電界効果半導体装置及びその製造方法単著1997年 2月特開平09-036350チャネル下のバッファ層とソース・ゲート間、ゲート・ドレイン間の表面パッシベーション層として低温成長GaAsを設け、それらに挟まれた薄層領域にチャネル、ソース・ドレイン高濃度低抵抗層を設けたショートチャネル効果の抑制された新型FET構造に関する特許
37. 電界効果半導体装置及びその製造方法単著1997年 3月特開平09-064061ゲートはヘテロ接合バリアによるMIS構造を持ち、ソースとドレイン高濃度層と2次元電子ガスチャネルがつながった構造を持つ新型FET構造に関する特許
38. シミュレーション方法及び記録媒体共著2001年 7月特開2001-189447パトリス ウレ, 粟野祐二

微細FETのデバイスシミュレーションにおいて、空間メッシュ内の物理量をメッシュ交点の値として決定するための方法に関する特許
39. 積層半導体基板及びその製造方法並びに半導体装置単著2001年 10月特開2001-284558歪を導入した基板をそのまま使用するのではく、一度歪が緩和された基板上に張り合わせによって移すことで、歪はのこしたまま、歪のない基板上でその後の素子作製を可能すにする新たな映像プロセスに関する特許
40. 半導体装置及びその製造方法単著2001年 10月特開2001-284598SiCMOSのソース、ドレイン領域に半金属SiGeCを用いることで寄生抵抗成分を減らした高性能トランジスタに関する特許
41. 半導体装置及び半導体集積回路単著2001年 11月特開2001-320052基板と格子整合する半金属SiGeCをソースあるいはドレイン領域に用いた新構造トランジスタを、コンパクトに縦積みした回路に関する特許
42. 集積回路装置及び集積回路装置製造方法単著2002年 11月特開2002-329723多層カーボンナノチューブ(CNT)をLSIの配線に用いることを特長とする新しいLSI配線に関する特許
43. 円筒状多層構造体による半導体装置単著2003年 3月特開2003-0867962層CNTの外側の金属的CNT層をサラウンドゲート電極とし、内側の半導体的CNTをチャネルとする新しいCNTトランジスタに関する特許
44. カーボンナノチューブゲート電界効果トランジスタとその製造方法、及び微細パターン形成方法単著2003年 4月特開2003-109974

特許第003963686号
微細なCNTをHEMTのゲート電極に用いることでリソグラフィでは作りえない1nmクラスで有りながら、低抵抗の短ゲート構造を持つ新構造トランジスタに関する特許。
45. 炭素元素円筒型構造体の製造方法単著2003年 6月特開2003-165713CNTの触媒金属をイオン注入法によって基板に導入し、そのイオン分布の濃度ピークまでエッチングして触媒金属を露出させ、そこからCNTを形成させるというCNTの新しい形成プロセスに関する特許
46. 生体高分子検出デバイス及び生体高分子検出方法、それに用いるカーボンナノチューブ構造体、並びに、疾病診断装置共著2003年 7月特開2003-185656

特許第003892292号
藤田省三, 粟野祐二

基板に起立させたCNTの先端に抗体を付け、抗原抗体反応によって特定の生態高分子がCNT先端の抗体に付加されることでCNTの振動モードが変化することを検出する新しいCNTセンサに関する特許
47. 半導体装置及びその製造方法単著2003年 11月特開2003-332504CNTの高熱伝導特性を利用し、CNT束を放熱用のヒートパイプとしてLSIチップの中に埋め込まれた新しい集積回路構造に関する特許。CNTの放熱応用として早期に出されたもので、基板を貫通する放熱ビア構造も含まれている有力特許
48. 半導体装置及びその製造方法共著2003年 11月特開2003-338621粟野祐二, 松本和彦

CNTを単一電子トランジスタのチャネルに用いる新しいSETに関する特許。CVD成長したCNTに含まれる欠陥によって、CNTはいくつもの電気的に独立したアイランド構造になっていることを利用している。
49. オフ基板上でのカーボンナノチューブの製造方法単著2004年 3月特開2004-075422

特許第003810357号
半導体のオフ基板を用いることで、基板表面のステップを利用し、CNTの位置制御やカイラリティ制御を行うことを特長としてCNTの成長制御に関する特許
50. キャパシタ共著2004年 5月特開2004-146520中村俊二, 粟野祐二

CNT束の表面に絶縁体を介して電極を設け、それらの間の電気容量を用いる新しいキャパシタに関する特許
51. 半導体装置共著2004年 6月特開2004-165297

特許第004071601号
中村俊二, 粟野祐二

基板に垂直配向したCNT束に対してそれを包むように絶縁体層、金属層を設けた新構造縦型トランジスタに関する特許
52. 多層筒状炭素構造体及びその製造方法ならびに電子装置共著2004年 6月特開2004-168617粟野祐二, 大淵真理

CNTの内部空間にサイズを特定したフラーレンを内包させたピーポッドナノチューブを高温処理することによって、フラーレンがつながりCNT中に別のCNTを形成する方法において、内包させるフラーレンを空間的にデザインすることで、内側にできるCNTの直径を場所ごとに変化させた新しい2層(多層)ナノチューブに関する特許
53. 半導体装置およびその製造方法共著2005年 3月特開2005-072171粟野祐二, 清水紀嘉

CNT配線ビアを現状のデルアルダマシンの構造に導入した新しい配線構造に関する特許
54. 半導体装置及びその製造方法共著2005年 4月特開2005-109133二瓶瑞久, 堀部雅弘, 粟野祐二, 常信和清

SiC基板の一部を高温処理によってSiを飛ばし、残されたCがCNT構造を元ことを利用したSiC中を貫通するCNTビアに関する特許。SiC基板のエッチングプロセスとしてもこの方法を用いることができる。
55. 半導体装置およびその製造方法共著2005年 4月特開2005-116618原田直樹, 粟野祐二

2層CNTの外側の金属製CNTをサラウンドゲートとし、内側の半導体的CNTをチャネルとする新構造トランジスタの作製プロセスにおいて、過電流を流すことで外層CNTのみを部分的にエッチングする方法を含むプロセスに関する特許
56. 炭素元素からなる円筒形物質の形成方法及びその形成装置共著2005年 5月特開2005-126254

特許第003987017号
粟野祐二, 湯村守雄, 落合幸徳

2つの電極間に半導体的なCNTのみを架橋成長させるCVD装置に関する特許。架橋する電極間に電圧を印加しておくことによって、もし成長したCNTが金属の場合、過電流が流れて自動的に金属的CNTは焼ききれることで、最終的に半導体的なCNTのみが電極間に架橋成長して残るというCVD装置に関する。
57. 炭化珪素材料を加工する方法共著2006年 1月特開2006-021986塩谷広樹, 二瓶瑞久, 粟野祐二, 楠美智子, 鈴木敏之, 本庄千鶴, 堀部雅弘

SiC基板をエッチングする方法として、SiCの一部を高温処理によってCNT化して、CNTを酸素系のエッチングを施すことでSiC基板を部分的にエッチングすることを特長とするプロセス技sに関する特許
58. 基板構造及びその製造方法共著2006年 4月特開2006-100778二瓶瑞久, 川端章夫, 近藤大雄, 佐藤信太郎, 堀部雅弘, 粟野祐二

所望の場所だけから基板に配向したCNTを成長させる方法として、触媒金属の下地金属としてのTi層をパターニングすることによって、Ti上の触媒からのみCNTが成長することを利用したCNT位置制御に関する特許
59. 気体検知装置共著2006年 4月特開2006-112819近藤大雄, 粟野祐二

表面積の大きな配向したCNT束を用いたセンサに関する特許。CNT表面にガス分子が透過する大きさの窓があいていることでCNT内にガス分子が入り、そのことでCNTの伝導度変化をモニタすることで動作する高感度センサに関する。
60. センサ装置共著2006年 5月特開2006-119021中村俊二, 三村篤司, 佐藤信太郎, 粟野祐二

基板に垂直に配向成長したCNT束がその上部に付着するものによって変形することを利用したセンサに関する特許
61. カーボンナノチューブの形成方法および電子デバイスの製造方法共著2006年 8月特開2006-228818中村俊二, 三村篤司, 山口佳孝, 佐藤信太郎, 近藤大雄, 川端章夫, 粟野祐二

基板に垂直に配向成長したCNT束を、横に倒すことで基板に平行方向に倒す新しいプロセスと、倒したCNTを利用するデバイスに関する特許。
62. カーボンナノ細線トランジスタの製造方法共著2007年 1月特開2007-012665塩谷広樹, 岩井大介, 粟野祐二

CNTをチャネルとするトランジスタにおいて、CNTを多数本平行に配列することを特長とするCNTトランジスタの製造方法に関する特許
63. 垂直配向カーボンナノチューブを用いた電子デバイス共著2007年 4月特開2007-103529中村俊二, 三村篤司, 粟野祐二

一列に起立したCNT束の機械的変形を用いた電気的スイッチ構造に関する特許
64. カーボンナノチューブパッド及び電子デバイス共著2007年 5月特開2007-115798木村孝浩, 中村友二, 粟野祐二, 二瓶瑞久

基板に垂直に配向成長したCNT束の弾力性があることを利用したプローブパッドに関する特許
65. 熱拡散シート及び半導体装置共著2007年 5月特開2007-115868二瓶瑞久, 岩井大介, 佐藤信太郎, 粟野祐二

基板と平行方向に配向成長したCNT束を用いた熱拡散シートに関する特許。配向方向をX, Yの方向に交互積層し、交差部分にTiなどの微粒子を府直することで厚さ方向の熱伝導を改善することを特長としている。
66. 半導体装置共著2007年11月特開2007-311700粟野祐二, 水越正孝, 岩井大介, 中村友二

基板に垂直に配向成長したCNT束が弾力性を持つことから、チップとパッケージ間のバンプとして利用することで、チップとパッケージ間の熱歪などの影響をCNT束が吸収することを特長とする実装技術に関する特許
67. 電子装置及びその製造方法単著2007年 11月特開2007-311710CNTがファンルワールス力によって方向変化をすることを利用し、CNT束を基板と水平に方向に伸ばすことで、多数本のCNTをチャネルとするトランジスタに関する特許
68. カーボンナノチューブの製造方法共著2008年 2月特開2008-037670粟野祐二, 成塚重弥, 川端章夫, 丸山隆浩

三角格子の原子配列を有する触媒金属微粒子を用いることで三角格子から六角形の炭素格子を析出させ、所望のカイラリティをもつCNTを形成する方法に関する特許
<特許>(海外)
1. Heterojunction semiconductor device単著1987年 9月(公開)European Patent 0238406特許(国内)リストの2(特開昭62-211948)の欧州特許
2. Semiconductor device having level shift diode単著1988年 6月(公開)European Patent EP00272885A2特許(国内)リストの4(特開昭63-156367)の欧州特許
3. Constant current semiconductor device単著1988年 4月(公開)European Patent EP00272985A2特許(国内)リストの3(特開昭63-156366)の欧州特許
4. Semiconductor device having heterojunction and method for producing same単著1988年 9月(公開)European Patent EP00283276A2特許(国内)リストの6(特開昭63-232374)の欧州特許
5. Semiconductor device with semimetal単著1989年 7月(公開)European Patent EP00322773A2特許(国内)リストの10(特開平01-171269)の欧州特許
6. Complementary semiconductor device単著1989年 7月(公開)European Patent EP00323896A2特許(国内)リストの11(特開平01-179448)、16(特開平02-037775)の欧州特許
7. Semiconductor device単著1989年 9月(公開)European Patent EP00334759A2特許(国内)リストの13(特開平01-241192)の欧州特許
8. Semiconductor device having a selectively doped heterostructure共著1991年 1月(公開)European Patent EP00408001A2M Takikawa, Y Awano

特許(国内)リストの18(特開平03-044038)の欧州特許
9. Constant current semiconductor device単著1990年4月(1989年8月出願)United States Patent 4914489 (397,339)特許(国内)リストの3(特開昭63-156366)の米国特許
10. Semiconductor device with semi-metal単著1990年4月(1988年12月出願)United States Patent 4916495 (289,031)特許(国内)リストの10(特開平01-171269)の米国特許
11. Semiconductor device having level shift diode単著1990年10月(1989年8月出願)United States Patent 4963948 (398,281)特許(国内)リストの4(特開昭63-156367)の米国特許
12. Compound semiconductor bipolar device with side wall contact単著1990年10月(1989年5月出願)United States Patent 4,967,252(323978)特許(国内)リストの12(特開平01-238161)の米国特許
13. Semiconductor device having a structure for accelerating carriers単著1991年 10月(公開)European Patent EP00452910A2特許(国内)リストの25(特開平04-218929)の欧州特許
14. Complementary semiconductor device単著1991年2月(1989年6月出願)United States Patent 4,994,866 (293,527)特許(国内)リストの11(特開平01-179448)、16(特開平02-037775)の米国特許
15. Compound semiconductor device and a manufacturing method thereof単著1991年6月(1990年10月出願)United States Patent  5024958 (571,457)特許(国内)リストの12(特開平01-238161)の米国特許
16. Semiconductor device単著1991年6月(1989年5月出願)United States Patent  5027164 (327,702)特許(国内)リストの13(特開平01-241192)の米国特許
17. Semiconductor device having a selectively doped heterostructure共著1992年9月(1989年9月出願)United States Patent 5148245 (758,363)M Takikawa, Y Awano

特許(国内)リストの18(特開平03-044038)の米国特許
18. Semiconductor device having a vertical channel of carriers単著1993年5月(1991年4月出願)United States Patent 5212404 (682,254)特許(国内)リストの23(特開平03-290975)の米国特許
19. Method for fabricating a semiconductor device having a vertical channel of carriers単著1994年5月(1993年5月出願)United States Patent 5296390 (61,250)特許(国内)リストの23(特開平03-290975)の米国特許
20. Semiconductor device having a structure for accelerating carriers単著1995年10月(1994年5月出願)United States Patent 5455441 (206,226)特許(国内)リストの25(特開平04-218929)の米国特許
21. Resonant tunneling transistor単著1996年8月(1994年12月出願)United States Patent 5543749 (363,989)特許(国内)リストの2(特開昭62-211948)の米国特許
22. High-speed heterojunction transistor共著1997年12月(1995年2月出願)United States Patent 5698868 (384,387)Y Awano, Y Hirachi, K Hikosaka

特許(国内)リストの8(特開昭63-012177)の米国特許
23. Method of manufacturing carbon cylindrical structures and biopolymer detection device共著2003年10月(公開)United States Patent  Application, 公開番号US20030124717A1Y. Awano, A. Kawabata, S. Fujita

特許(国内)リストの46(特開2003-185656)の米国特許
24. Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit単著2003年6月(2001年2月出願)United States Patent 6509586 (794,012)特許(国内)リストの40 (特開2001-284598)の米国特許
25. Electron device and process of manufacturing thereof共著2003年6月 (公開)United States Patent公開 US20030214054A1Y. Awano, K. Matsumoto

特許(国内)リストの48(特開2003-338621)の米国特許
26. Semiconductor device and method for fabricating the same単著2004年10月(2003年5月出願)United States Patent 6800886 (435,471)特許(国内)リストの47(特開2003-332504)の米国特許
27. Semiconductor device and manufacturing method thereof共著2005年3月 (公開)United States Patent  Application, 公開番号US20050067693A1M. Nihei, M. Horibe, Y. Awano, K. Joshin

特許(国内)リストの54(特開2005-109133)の米国公開特許
28. Semiconductor device, method for fabricating the semiconductor device and semiconductor integrated circuit単著2005年4月(2002年12月出願)United States Patent 6885041 (307,470)特許(国内)リストの40(特開2001-284598)の米国特許
29. Integrated circuit device and method of producing the same単著2006年10月(公開)United States Patent  Application, 公開番号US 2006/0226551 A1特許(国内)リストの42(特開2002-329723)の米国公開特許
30. Integrated circuit device and method of producing the same単著2008年2月(2006年6月出願)United States Patent 7332810 (448,805)特許(国内)リストの42(特開2002-329723)の米国特許
31. Integrated circuit device and method of producing the same単著2006年10月(2002年3月出願)United States Patent 7084507 (107,480)特許(国内)リストの47(特開2003-332504)の米国特許
32. Substrate structure and manufacturing method of the same共著2006年12月(公開)United States Patent Application, 公開番号US 2006/0290003 A1A. Kawabata, M Nihei, M Horibe, S Sato, D Kondo, Y Awano

特許(国内)リストの58(特開2006-100778)の米国特許
33. Connecting mechanism, semiconductor package and method for manufacturing such semiconductor package共著2006年 9月(公開)国際出願WO2006098026Y Awano, M Mizukoshi

特許(国内)リストの66(特開2007-311700)の国際出願特許
34. Field effect transistor employing carbon nanotube, method for fabricating the same and sensor単著2007年 9月(公開)国際出願WO2007099642特許(国内)リストの43(特開2003-086796)の国際出願特許
35. Semiconductor device with semiconductor chip mounted on mounting boad共著2007年11月(公開)United States Patent Application, 公開番号US2007/0267735A1Y. Awano, M. Mizukoshi, T. Iwai, T. Nakamura

特許(国内)リストの66(特開2007-311700)の米国公開特許
36. Carbon nanotubes, process for their production, and catalyst for production of carbon nanotubes共著2007年12月(2003年6月出願)United States Patent 7311889 (464,847)Y. Awano, Y. Yamaguchi, K. Arinaga, S. Fujita

特許(国内)リストの49(特開2004-075422)の米国公開特許
<解説記事>
1. 日経サイエンス「ナノカーボン」「シリコンの限界を炭素で超えろ」共著2002年6月日経サイエンスカーボンナノチューブの配線、トランジスタ応用に関する解説記事(日経サイエンス社からの依頼によるもの)
1.別冊日経サイエンス138「ここまで来たナノテク」「シリコンの限界を炭素で超えろ」共著2002年10月日経サイエンス同年に日経サイエンスに掲載された記事の中から特に好評だったものを集めた別冊号が作られる。
2. Nanotechnology. How will it be in the 21 century. Current status and future prospects of compound semiconductor nanotechnology共著2002年 8月Oyo Butsuri, Vol. 71, No.8, pp. 975-981N. Yokoyama, Y. Awano, M. Sugawara, Y. Nakata and T. Oshima

応用物理学会のナノテクノロジー特集号に書いた化合物半導体を用いたナノテクノロジー研究の現状と将来展望について述べた解説論文。超格子、量子細線、量子ドット作製技術やHEMT、量子効果デバイス、レーザー、量子ドット半導体増幅器と光スイッチなど、我々グループのオリジナルな研究内容について紹介した論文
<国家プロジェクト>
1. 文科省 科学技術振興調整費「カーボンエレクトロニクス」分担研究員2001年6月~2004年3月CNTのデバイス応用に関する研究を分担し、CNTのトランジスタあるいはスピントロニクス応用に向け、高密度化に適した起立CNT成長およびデバイス要素技術を開発した。位置を制御した起立CNTへのフラーレン内包技術を世界で初めて開発した。さらに2層CNTを用いた新型トランジスタを試作し基本特性を確認した。分散プロセス・バックゲート型で最高性能として相互コンダクタンス3.4μSを実現した。
2. NEDO「ナノカーボン応用製品創製プロジェクト」電気的機能応用グループリーダー2002年6月~2006年3月カーボンナノチューブの配線ビア応用の研究CNTの超精密成長制御技術によるビア配線技術を確立し、CNT密度9x1011/cm2による世界トップレベルの電流密度3.2x106A/cm2を達成した。なおグループ内メンバーであるNECのCNT-FET研究、産総研の単一CNTのプローブによる電気特性評価研究をマネージメントした。
3. JST 戦略的創造事業CREST (福山領域篠原チーム) 分担研究員2003年10月~2008年3月CNT-FET が本来持つ特性を生かすためには、チャネルのパッシベーションが非常に重要である。外層が金属、内層が半導体となるDWNTを用い、外層の一部を除去し、その部分に絶縁ゲートが形成されるデバイス構造を実現できれば、ゲート直下以外のチャネルは金属CNT(外層)で理想的にパッシベーションされることになる。そこで、DWNTの外層選択除去を目的に VUV+O2 処理による実験を行った。一方、DWNTの合成法に関しては、DWNTの収率向上、直径制御にむけて、Fe 触媒微粒子を用いたDWNT 合成を実現した。
4. JST 戦略的創造事業CREST (梶村領域松本チーム) 分担研究員2004年4月~2007年10月CNT-SET のセンサー応用に関する研究開発。

本研究では、CNTを用いた単一電子トランジスタのセンサー応用を目指した。具体的には、CNTの側壁あるいは末端部に、カルボキシル化などの共有結合、ピレンなどの化学吸着もしくはファンデアワールス結合により官能基を化学修飾し、さらに官能基に検出機能部を修飾するプロセスを開発した。
5. NEDO 「MIRAIプロジェクト(代表:Selete渡辺久恒氏)」カーボン配線テーマリーダー2006年4月~現在ハーフピッチ32nm以降に向けた高性能・高信頼LSI配線の実現に向けて、銅配線による微細化の課題である比抵抗上昇、エレクトロマイグレーションによる信頼性低下を解決するため、CNTを使った極限低抵抗配線技術の開発を目指す。CNT高密度形成に向けては、従来の触媒金属を成長核とするCVD方式を改良した、サイズ制御ナノ触媒金属微粒子を用いたCVD技術の研究開発に取り組む。また、LSI適用を可能とする低温CNT成長技術やlow-k層間膜を用いたCNTビア構造の作成技術、300mm対応可能な装置基盤技術の研究開発に取り組む。